In Xilinx ci sono i file .v per fare la sintesi con Xilinx
In sim ci sono i file per le simulazioni

In synplicity c'e il flusso di sintesi:

Per sintesi lanciare
cd synplicity
/home/sal/Desktop/fpga_e201009sp3/bin/synplify_premier -enable64bit -licensetype synplifypremierdp  -batch proj_1.prj

per implementare 
cd rev_1
xtclsh run_xise.tcl