| Revision 10,
343 bytes
checked in by pntsvt00, 13 years ago
(diff) |
|
versione sintetizzabile
|
| Line | |
|---|
| 1 | In Xilinx ci sono i file .v per fare la sintesi con Xilinx |
|---|
| 2 | In sim ci sono i file per le simulazioni |
|---|
| 3 | |
|---|
| 4 | In synplicity c'e il flusso di sintesi: |
|---|
| 5 | |
|---|
| 6 | Per sintesi lanciare |
|---|
| 7 | cd synplicity |
|---|
| 8 | /home/sal/Desktop/fpga_e201009sp3/bin/synplify_premier -enable64bit -licensetype synplifypremierdp -batch proj_1.prj |
|---|
| 9 | |
|---|
| 10 | per implementare |
|---|
| 11 | cd rev_1 |
|---|
| 12 | xtclsh run_xise.tcl |
|---|
Note: See
TracBrowser
for help on using the repository browser.
