Changeset 8 in XOpenSparcT1


Ignore:
Timestamp:
03/22/11 11:51:17 (14 years ago)
Author:
pntsvt00
Message:

modifiche per la sintesi su Xilinx

Location:
trunk
Files:
3 edited

Legend:

Unmodified
Added
Removed
  • trunk/NOR-flash/WBFLASH.v

    r6 r8  
    4747    input             wb1_cab_i, 
    4848 
    49     output reg [24:0] flash_addr, 
     49    output reg [21:0] flash_addr, 
    5050    input      [15:0] flash_data, 
    5151    output            flash_oen, 
    5252    output            flash_wen, 
    53     output            flash_cen, 
    54     input      [ 1:0] flash_rev 
     53    output            flash_cen 
     54    //input      [ 1:0] flash_rev 
    5555     //output            flash_ldn 
    5656); 
     
    132132assign wb1_dat_o=wb1_dat; 
    133133 
    134 wire [1:0] flash_rev_d; 
     134//wire [1:0] flash_rev_d; 
    135135 
    136 assign flash_rev_d=wb_rst_i ? flash_rev:flash_rev_d; 
     136//assign flash_rev_d=wb_rst_i ? flash_rev:flash_rev_d; 
    137137 
    138 always @( * ) 
     138/*always @( * ) 
    139139   case({wb1_stb_i,flash_rev_d}) 
    140140      3'b000:flash_addr<={wb_adr_i[25:3],wordcnt}+25'h0000000; 
     
    146146      3'b110:flash_addr<={wb1_adr_i[25:3],wordcnt}+25'h0400000; 
    147147      3'b111:flash_addr<={wb1_adr_i[25:3],wordcnt}+25'h0400000; 
    148    endcase 
     148   endcase*/ 
     149 
     150always @( * ) 
     151 if (wb1_stb_i) 
     152      flash_addr<={wb_adr_i[25:3],wordcnt}+25'h0400000; 
     153 else    
     154      flash_addr<={wb_adr_i[25:3],wordcnt}+25'h0000000; 
    149155 
    150156assign flash_oen=((wb_cyc_i && wb_stb_i) || (wb1_cyc_i && wb1_stb_i) ? 0:1); 
  • trunk/Top/W1.v

    r6 r8  
    2222module W1( 
    2323 
    24    input         sysclk, 
     24   input         clk_in, 
    2525   input         sysrst, 
    2626 
     
    4242   output [ 7:0] ddr3_dm, 
    4343 
    44    output        phy_init_done, // LED 
    45    input         rup, 
    46    input         rdn, 
     44   //output        phy_init_done, // LED 
     45   //input         rup, 
     46   //input         rdn, 
    4747         
    4848   // Console interface 
    4949   input  srx, 
    5050   output stx, 
    51    input  [1:0] flash_rev, 
     51   //input  [1:0] flash_rev, 
    5252    
    5353   /* MII interface replaced by SGMII 
     
    8080   //output led_an, 
    8181         
    82    output     [24:0] flash_addr, 
     82   output     [21:0] flash_addr, 
    8383   input      [15:0] flash_data, 
    8484   output            flash_oen, 
     
    9090); 
    9191 
     92wire pllclk; 
     93wire sysclk; 
    9294wire wb_rst_i; 
    9395wire [35:0] CONTROL0; 
     
    387389dram_wb dram_wb_inst ( 
    388390    .clk200(sysclk),  
    389     .rup(rup), 
    390     .rdn(rdn), 
     391    //.clk200(clk_in), 
     392    //.rup(rup), 
     393    //.rdn(rdn), 
    391394    .wb_clk_i(wb_clk_i),  
    392395    .wb_rst_i(wb_rst_i),  
     
    455458    .flash_oen(flash_oen),  
    456459    .flash_wen(flash_wen),  
    457     .flash_cen(flash_cen), 
    458     .flash_rev(flash_rev) 
     460    .flash_cen(flash_cen) 
     461    //.flash_rev(flash_rev) 
    459462); 
    460463 
     
    570573assign sysrst_p=!sysrst; 
    571574 
     575 
     576IBUFG ibufg_inst (.O(sysclk),.I(clk_in)); 
     577BUFG bufg_inst (.O(pllclk),.I(sysclk)); 
     578 
    572579// Standard PLL 
    573580pll pll_inst( 
    574581        .RST_IN(sysrst_p), 
    575         .CLKIN1_IN(sysclk), 
     582        .CLKIN1_IN(pllclk), 
    576583        .CLKOUT0_OUT(wb_clk_i), //Up to 75 MHz on Stratix IV 
    577584        .LOCKED_OUT(dcm_locked) 
  • trunk/synplicity/proj_1.prj

    r6 r8  
    44 
    55#project files 
     6add_file -verilog "../trunk/T1-common/include/xst_defines.h" 
    67add_file -verilog "../trunk/Top/W1.v" 
    78add_file -verilog "../trunk/OC-UART/raminfr.v" 
     
    279280set_option -project_relative_includes 1 
    280281set_option -enable_nfilter 0 
    281 set_option -hdl_define -set "FPGA FPGA_SYN" 
    282282set_option -include_path /home/sal/Desktop/sparc64soc/trunk/T1-common/include/ 
     283 
     284#pr_1 attributes 
     285set_option -job pr_1 -add par 
     286set_option -job pr_1 -option enable_run 1 
     287set_option -job pr_1 -option run_backannotation 0 
    283288 
    284289#device options 
    285290set_option -technology Virtex5 
    286 set_option -part XC5VLX20T 
    287 set_option -package FF323 
     291set_option -part XC5VLX110T 
     292set_option -package FF1136 
    288293set_option -speed_grade -1 
    289294set_option -part_companion "" 
Note: See TracChangeset for help on using the changeset viewer.